機器領域熱門話題之一就是自組裝（Self-Assembly），而且任何一項不需要人類進行干預的技術都受到了風投、媒體和公眾的追捧。
歸功於更高的生產工藝和更小的晶片尺寸，當代電腦設備已經變得非常小巧，然而生產工藝的改進不再大跨步式發展，當代的生產工藝已經非常接近於物理極限了。在未來的晶片生產中，自組裝技術就有了用武之地。
雷鋒網獲悉，由麻省理工大學（下文簡稱 MIT）和芝加哥大學組成的科研團隊正在研發一項獨特的自組裝技術，從而在小尺寸晶片上填充更多的特徵（features）。
自組裝技術是持續 50 多年摩爾定律的延伸，在繼續幫助縮小尺寸的同時降低電腦設備的成本。
在現有的晶片生產中，會使用多種現有成熟的工業方案在矽上蝕刻精密特徵，而現在科研團隊在晶片上繞了幾圈自組裝線纜，並配合使用「共聚物」（Block Copolymers）這種新型材料，對預定義的設計和結構進行擴展和自組裝。
MIT 化學工程系教授 Karen Gleason 表示，部署此類自組裝技術只需要在現有晶片生產技術上再增加一步。目前晶片生產過程中包含的一道工序是，利用長波長的光速在覆蓋掩模的襯底上燒制電路圖案。
目前晶片生產工藝已經進化至 10 納米，在使用相同波長的情況下很難再填塞更小的電晶體。極紫外光刻（EUV）有望能夠減少波長，説明在多個晶片上蝕刻更精密的特徵。EUV 技術有望在 7 納米生產工藝中被廣泛應用。即使投資了數十億美元部署了 EUV，到真的生產出成品依然存在諸多挑戰。
MIT 同時聲稱這項自組裝技術可以非常輕鬆的融入到現有的生產技術中，不會產生任何附加難題。使用標準化光刻技術，共聚物材料能夠存放在預先設定的表面圖案上來創建線纜。共聚物擁有兩種不同的聚合物，且像鎖鏈一樣連接在一起。
在此基礎上使用名為化學氣相沉積（Chemical Vapor Deposition）的生產工序，在共聚物上放置一層保護聚合物層。這樣能夠讓共聚物自組裝成多個垂直層。這有點類似於現在構建的 3D 電晶體。這項技術同時還能用於創建負責的自組裝圖形和層。
這項技術能夠部署到 7 納米生產工藝中。關於該項技術的論文本周發表在《Nature Nanotechnology》期刊上。